多相交错并联LLC变换器的均流控制：阻抗匹配与算法补偿
基于SiC MOSFET的多相交错并联LLC变换器的均流控制：阻抗匹配与算法补偿的深度研究
1. 引言：高功率多相交错并联LLC变换器的发展与核心痛点
在全球能源转型、电动汽车（EV）超充基础设施建设、超算数据中心供电架构升级以及固态变压器（SST）技术快速演进的大背景下，电力电子变换器正朝着极高功率密度和极高转换效率的方向迈进 。当单级功率需求跨越10kW的门槛时，传统的单相电感-电感-电容（LLC）谐振变换器在物理与热力学上逐渐暴露出难以逾越的瓶颈。单相架构在处理上百安培的输入输出电流时，初级侧开关管将承受极端的电流应力，次级侧同步整流（SR）管及滤波电容则需要应对巨大的高频纹波电流，进而引发不可接受的热集中与器件加速老化问题 。为突破这一功率限制，多相交错并联（Multi-phase Interleaving）架构成为了业界公认的必然选择 。通过将多个独立的LLC谐振腔并联，并在各相之间引入固定的相位差（例如双相交错的180度、三相交错的120度），系统能够在成倍提升总功率容量的同时，利用纹波交错对消原理大幅降低输入与输出滤波电容的体积，实现系统热应力的均匀分布 。
伴随第三代宽禁带（WBG）半导体技术的全面商用，特别是碳化硅（SiC）MOSFET在导通电阻、开关速度及耐高温特性上的突破，多相LLC变换器的开关频率得以从传统的数十千赫兹跃升至数百千赫兹 。SiC MOSFET的极低输出电容（Coss）和反向恢复电荷（Qrr）特性，使得LLC变换器能够在全负载范围内完美实现初级侧开关管的零电压开通（ZVS）与次级侧整流管的零电流关断（ZCS），从而将系统效率推向98%甚至99%以上的物理极限 。
然而，这种高效的高频多相交错架构在实际工程落地中面临着一个极其严峻的痛点：LLC谐振腔对无源元件（电感L、电容C）的参数极其敏感 。在多相并联系统中，由于电磁元器件制造工艺的限制，各相的谐振电感（Lr）、励磁电感（Lm）和谐振电容（Cr）不可避免地存在物理偏差（通常在±2%至±5%之间） 。由于交错并联的控制逻辑要求所有相必须在同一开关频率下运行以维持纹波对消所需的相位差，这种物理偏差会导致各相谐振频率不一致，进而使得在同一工作频率下，各相的输入阻抗出现显著差异 。阻抗的失配会直接引发严重的稳态与动态功率不均。若缺乏有效的干预手段，功率分配较多的一相将承受急剧上升的电流，导致该相变压器磁芯深度饱和、绕组极度过热，最终引发热失控甚至烧毁整个变换器模块 。
本研究报告将对基于SiC MOSFET的多相交错并联LLC变换器的均流控制技术进行穷尽式的前沿剖析。报告将深入解构阻抗匹配与功率失衡的物理机制，全面评估硬件对称性设计的局限，并详细论述基于频率微调（PFM）与相位辅助控制的复合调节核心理论 。此外，结合基本半导体（BASiC Semiconductor）最新的1200V及750V系列SiC MOSFET的电热特性参数，本报告将提出针对10kW以上LLC变换器设计的实战化数字控制建议。通过在DSP中引入原边电流检测与死区时间微调的闭环补偿算法，研发团队能够彻底摆脱对硬件绝对对称的依赖，确保在恶劣工况下，多相并联路数的不均衡度被严格控制在2%以内 。
2. LLC谐振腔阻抗特性与功率不平衡的物理根源
为了构建高精度的均流控制算法，必须首先从第一性原理出发，深刻理解LLC谐振变换器中元件公差导致功率严重失衡的数学与物理机制。基波分析法（First Harmonic Approximation, FHA）是解析LLC谐振腔交流等效阻抗的最有效工具 。在FHA模型中，由全桥或半桥逆变器产生的方波电压被近似为其基波分量，该基波电压驱动由谐振电感（Lr）、谐振电容（Cr）和励磁电感（Lm）构成的非线性谐振网络 。
2.1 谐振频率漂移与增益曲线的分化
单一LLC谐振腔具有两个关键的特征频率：由Lr和Cr串联决定的第一谐振频率（fr1），以及由Lm参与谐振决定的第二谐振频率（fr2） 。在FHA框架下，LLC变换器的直流电压增益（Mv）是归一化开关频率（fn = fs / fr1）、电感比（m = (Lr + Lm) / Lr）以及品质因数（Q = √(Lr / Cr) / Rac，其中Rac为折算到初级侧的交流等效负载阻抗）的非线性函数 。
在理想的N相交错并联系统中，每一相的谐振参数完全一致，即 Lr1 = Lr2 =... = Lrn，且 Cr1 = Cr2 =... = Crn 。此时，系统的主控制器通过单一的脉冲频率调制（PFM）输出全局统一的开关频率（fs）驱动所有相，各相在相同的归一化频率点上运行，获得完全相等的电压增益和相同的输出电流 。
然而，在工业化生产中，即使是经过严格筛选的谐振电容（如高压聚丙烯薄膜电容）和高频磁性元件，其标称容差也难以低于±3%至±5% 。假设在一个两相交错LLC系统中，相1的谐振电容存在+4%的偏差，而相2的谐振电容存在-4%的偏差，这微小的物理畸变将直接导致相1的谐振频率（fr1_ph1）向下漂移，相2的谐振频率（fr1_ph2）向上漂移 。由于两相共用直流输入母线电压（Vin）并并联于同一输出负载总线（Vout），它们必须满足相同的强制系统增益要求 。
当电压闭环控制器寻找一个稳态开关频率（fs）以维持输出电压恒定时，这个全局唯一的fs对于相1和相2而言，意味着截然不同的归一化频率（fn1 ≠ fn2） 。从交流阻抗的角度来看，谐振腔的输入阻抗（Zin）在频域上表现出陡峭的V型曲线 。在工作频率点附近，阻抗对频率的导数极高。因此，尽管元件参数仅有区区百分之几的偏差，但在统一的方波激励电压下，两相谐振腔呈现出的等效输入阻抗可能存在30%乃至50%的巨大差异 。根据欧姆定律（I = V / Zin），低阻抗相（例如工作点更靠近其谐振峰值的一相）将吸收系统绝大部分的功率，导致其初级谐振电流剧增 。
2.2 变压器热失控与磁饱和的灾难性演进
这种由静态阻抗失配引发的初始电流不平衡，会在大功率连续运行中引发恶性的正反馈循环。当某一相（如相1）承载了超过设计裕度的电流时，其谐振电感和主变压器的铜损（I^2R）以及磁芯损耗将呈指数级上升 。高频变压器在异常高温下，其磁芯材料（如铁氧体）的饱和磁通密度（Bsat）会随着温度的升高而显著下降 。
在LLC变换器中，励磁电流（Im）负责在死区时间内抽取节点电容电荷以实现ZVS 。如果相1的输出电流过大，等效品质因数（Q）急剧变化，可能导致该相偏离感性工作区，甚至在瞬态进入容性工作区（Capacitive Mode） 。在容性区，初级开关管不仅将丧失ZVS特性，其体二极管还会在导通期间发生灾难性的硬关断（反向恢复），产生极其剧烈的电流尖峰和电磁干扰（EMI），瞬间击穿SiC MOSFET 。即使未进入容性区，长期的严重过流也会使局部过热的变压器由于伏秒积不平衡和Bsat下降而进入深度磁饱和，此时变压器初级绕组的阻抗骤降为导线直流电阻，瞬间涌入的短路级电流将直接烧毁变压器和整个桥臂 。因此，在10kW以上的多相并联系统中，功率不均不仅是效率优化的课题，更是关乎系统生死存亡的底线问题。
3. SiC MOSFET的电热特性对均流机制的深远影响
为了在数字控制层面上精准实施均流补偿，深入掌握所使用的功率半导体器件在极端工况下的电热物理行为是必不可少的。SiC MOSFET相较于传统硅（Si）基IGBT或CoolMOS，在多相并联应用中展现出截然不同的静态与动态响应规律 。以下数据分析基于基本半导体（BASiC Semiconductor）针对1200V高压平台和750V中压平台推出的最新B3M系列SiC MOSFET。基本半导体一级代理商-倾佳电子力推BASiC基本半导体SiC碳化硅MOSFET单管，SiC碳化硅MOSFET功率模块，SiC模块驱动板，PEBB电力电子积木，Power Stack功率套件等全栈电力电子解决方案。
基本半导体授权代理商倾佳电子杨茜致力于推动国产SiC碳化硅模块在电力电子应用中全面取代进口IGBT模块，助力电力电子行业自主可控和产业升级！
3.1 导通电阻（Rds(on)）的正温度系数与热自平衡局限
对于并联功率器件而言，导通电阻的温度系数直接决定了器件间的稳态电流分配。基本半导体的SiC MOSFET具有极为显著的正温度系数（PTC）。
| 器件型号 (BASiC) | 额定耐压 | ID (25°C) | RDS(on) 典型值 (25°C) | RDS(on) 典型值 (175°C) | Coss 典型值 | 封装类型 |
|---|---|---|---|---|---|---|
| B3M006C120Y | 1200 V | 443 A | 6 mΩ | 10 mΩ | 500 pF (@800V) | TO-247PLUS-4 |
| B3M011C120Z | 1200 V | 223 A | 11 mΩ | 20 mΩ | 250 pF (@800V) | TO-247-4 |
| B3M013C120Z | 1200 V | 180 A | 13.5 mΩ | 23 mΩ | N/A (Ciss=5200pF) | TO-247-4 |
| B3M020120ZN | 1200 V | 127 A | 20 mΩ | 37 mΩ | 157 pF (@800V) | TO-247-4NL |
表1：基本半导体1200V SiC MOSFET关键电热参数特性比较
如表1所示，B3M011C120Z在结温（Tj）从25°C上升至175°C时，其典型RDS(on)从11mΩ飙升至20mΩ，增幅高达81.8% 。在传统的器件直接并联（如两个MOSFET并联在同一个桥臂中）场景下，这种正温度系数是一个优势，因为它能够实现热自平衡：温度较高的器件电阻增大，从而迫使电流流向温度较低的器件 。
然而，在多相交错并联LLC拓扑中，这种效应的作用是高度局限的 。因为各相之间的电流不均是由无源谐振腔的交流阻抗（Zin）失配主导的。虽然过热相的开关管电阻增大确实增加了该相电路的串联交流等效电阻（Rac），对品质因数Q产生微小的阻尼作用，但这不足以抵消由于谐振电容偏差造成的数十安培量级的基波电流差异 。过分依赖Rds(on)的自平衡只会导致该相产生更严重的传导损耗（Pcond = Irms^2 * Rds(on)），加速热失控 。
3.2 阈值电压（Vgs(th)）的负温度系数与动态死区漂移
与导通电阻的特性相反，SiC MOSFET的栅极阈值电压（Vgs(th)）呈现明显的负温度系数（NTC） 。
| 器件型号 (BASiC) | 额定耐压 | ID (25°C) | RDS(on) 典型值 (25°C) | RDS(on) 典型值 (175°C) | Coss 典型值 | VGS(th) 漂移 (25°C → 175°C) |
|---|---|---|---|---|---|---|
| B3M010C075Z | 750 V | 240 A | 10 mΩ | 12.5 mΩ | 370 pF (@500V) | 2.7V → 1.9V |
| B3M025075Z | 750 V | 111 A | 25 mΩ | 32 mΩ | 190 pF (@500V) | 2.7V → 1.9V |
| B3M040075Z | 750 V | 67 A | 40 mΩ | 55 mΩ | 130 pF (@500V) | 2.7V → 1.9V |
表2：基本半导体750V SiC MOSFET关键电热参数特性比较
如表2所示，无论是750V系列还是1200V系列的BASiC SiC MOSFET，当结温从25°C升高到175°C时，典型的Vgs(th)均从2.7V显著下降至1.9V 。这一特性对死区时间（Dead-time）的设计与多相数字均流控制有着致命的隐藏影响。
当多相系统发生功率不均衡时，过载相的温度将远高于正常相 。由于负温度系数效应，过热相中的SiC MOSFET将具有更低的阈值电压。这意味着在相同的栅极驱动信号和充放电回路下，过热相的器件将比冷态相更早开启（Turn-on earlier），并且更晚关断（Turn-off later） 。这种微秒级的动态脉宽漂移等效于在无意中改变了该相的有效占空比和基波激励电压的大小，从而在原有的谐振阻抗失配之上，叠加了无法预测的动态脉宽不对称 。如果DSP控制器未能识别这一热漂移，或者依然使用固定的静态死区时间，极易在高温下诱发桥臂直通（Shoot-through），或者导致均流环路的振荡失稳 。
3.3 极低输出电容（Coss）带来的高频控制裕度
为了在数百千赫兹下实现ZVS，LLC变换器依赖励磁电流（Im）在死区时间内抽走节点上即将导通的MOSFET的输出电容（Coss）电荷，并对即将关断的MOSFET的Coss进行充电 。BASiC的SiC MOSFET具备极低的Coss，例如B3M040075Z在500V时的典型Coss仅为130pF，对应的存储能量（Eoss）仅为18μJ 。
低Coss特性赋予了全桥节点极高的dv/dt电压转换率，使得ZVS的实现只需要极短的基准死区时间 。这为DSP进行死区时间微调（Dead-time Micro-adjustment）控制留出了极其宽广的线性调节裕度，使得控制器能够通过微调死区时间来精确控制谐振腔的有效导通角，进而控制注入功率，而不会因为死区过长导致体二极管长时导通引发损耗，也不会因为死区过短而破坏ZVS状态 。此外，这些器件均采用了包含开尔文源极（Kelvin Source, Pin 3）的TO-247-4封装 。开尔文连接在物理上将大电流的高di/dt功率回路与栅极驱动信号的返回回路解耦，彻底消除了共源极电感带来的开关震荡和误导通风险 。这是在DSP中实施亚纳秒（Sub-nanosecond）级别死区微调算法的硬件地基，确保了数字指令能够无畸变地转化为开关管的瞬态响应 。
4. 纯硬件对称与无源阻抗匹配技术的工程局限性
在认识到参数偏差的危害后，早期的电源研发团队曾试图通过高精度的硬件分选（Binning）以及无源阻抗匹配（Passive Impedance Matching, PIM）技术来强行拉平各相的阻抗差异 。这些方案在10kW以下的中小功率电源中具备一定的可行性，但在超大功率充电桩或数据中心高密电源中，却暴露出难以克服的物理与系统级缺陷 。
4.1 共电感与共电容（CI/CC）架构的弊端
无源阻抗匹配通常采用共用无源器件的策略，例如共电容（Common Capacitor, CC）或共电感（Common Inductor, CI）架构 。通过将两相或多相LLC的谐振电容或谐振电感进行物理并联或磁耦合，系统在交流等效电路上构造出了正负虚拟电阻，从而使得各相在面对不同的谐振电流时，其内部的等效输入阻抗被自动钳位至一致水平 。这种方法虽然完全不需要DSP参与复杂的均流运算，便可实现“天然均流”（Natural Current Sharing），但在大功率场景下具有三个致命痛点 ：
切相（Phase-Shedding）能力的丧失： 10kW以上电源系统必须面对宽广的负载变化。在轻载（如20%额定负载）情况下，如果多相LLC同时运行，其励磁电流（Im）的环流损耗、开关损耗以及变压器的固定铁损将严重拖垮系统效率 。最佳的系统级优化策略是执行切相（Phase Shedding），即关闭部分相位，将功率集中在一相或两相上以维持最佳的Q值与满载效率 。然而，CI/CC架构在物理电路上将各相强行绑定，切断某一相的驱动会导致共用谐振元件产生灾难性的过电压或直流偏磁，因此这类硬件强制均流系统基本无法实现平滑、高效的切相操作 。
次级侧电流的不平衡转移： 无源阻抗匹配大多只针对初级侧谐振回路 。由于各个变压器的激磁电感（Lm）、漏感以及次级整流管的正向压降（Vf）仍然存在离散性，初级侧均流并不能保证转移到次级侧的整流电流达到平衡 。研究表明，在某些CI架构中，由于开关时序的微小错位，次级侧的电流不均衡度（CS Error）依然极高，且滤波电容上的纹波被恶化，导致次级同步整流电路（SR）的寿命大幅缩短 。
大功率磁件的体积与散热噩梦： 强行构造一个能同时承受10kW级别多相叠加高频谐振电流而不发生磁饱和的“共用电感”或“集成磁件”，不仅其体积庞大，而且磁芯内部的磁通交互极其复杂，难以处理高频趋肤效应和临近效应带来的局部热斑 。这与应用SiC MOSFET追求极致功率密度的初衷背道而驰 。
因此，对于研发团队在设计 10kW 以上 LLC 时，行业实战建议明确指出：不应单纯依赖硬件对称与无源阻抗匹配。唯有引入具有深度解耦能力的数字化补偿环路，方能在保证各相完全独立的前提下，实现极高精度的全功率段均流与动态切相 。
5. 核心理论体系：基于PFM与相位辅助控制的复合调节机制
摒弃了笨重的硬件均流方案，现代高密变换器将解决思路转向了全数字化控制架构。多相交错并联LLC数字均流的核心难点在于：如何在一个需要维持绝对同频（fs一致）以保证纹波交错对消的系统中，为各个独立相位找到额外的控制自由度以调节其输出功率？
其核心理论框架建立在基于频率微调（Pulse Frequency Modulation, PFM）与相位辅助控制（Phase-Shift Modulation, PSM）的复合调节机制之上 。这一控制体系通过高频数字信号处理器（DSP，如TI C2000或Infineon XDPP1100系列）的双闭环架构得以实施 。
5.1 外环电压调节：基于PFM的全局同步频率控制
LLC变换器调压的本质是利用谐振网络在不同频率下的阻抗衰减特性。因此，电压外环的唯一任务是控制总线电压。DSP通过高精度的ADC采样变换器的直流输出电压（Vo），将其与设定参考值（Vref）进行比对，误差信号送入数字电压环补偿器（通常为非线性PI控制器或二阶、三阶数字滤波器结构） 。
该补偿器输出一个目标开关周期（Ts），即全局开关频率（fs） 。为了维持理想的多相交错效果（如三相系统中的120°、240°相位偏移），这个统一的Ts会被同时写入DSP内部所有关联的高分辨率脉宽调制模块（HR-PWM）的周期寄存器中 。此时，所有相位被“锁频”，这意味着传统的仅靠改变单相频率来实现降载的调频均流法（Frequency-controlled current balancing）在交错系统中失效 。
5.2 内环均流调节：相位辅助控制（PSM）与零矢量注入
在频率被全局锁定的约束下，系统必须利用改变谐振腔基波激励电压幅值的手段来控制单相功率 。对于典型的全桥LLC谐振变换器，初级侧由四个SiC MOSFET组成超前桥臂（Leading Leg）和滞后桥臂（Lagging Leg）。在传统的完全谐振状态下，超前桥臂与滞后桥臂之间的相位差（Shift Angle, ϕ）固定为180°，此时全桥输出端（A点与B点之间）向谐振网络施加的是占空比为100%的方波电压（±Vin） 。
相位辅助控制（PSM）的精髓在于打破这一180°的固化相位关系 。当系统检测到某一相（例如相A）因为谐振元件偏差而出现功率过大（电流超标）时，DSP内的独立均流控制环路会激活。均流环的PI调节器根据相A电流与各相平均电流的偏差，计算出一个相位补偿量（Δϕ） 。随后，DSP调整该相滞后桥臂驱动信号相对于超前桥臂的移相角，使其变为 ϕ=180∘−Δϕ 。
这一移相操作在变压器原边产生了所谓的“零电压矢量”（Zero-Voltage Vector） 。在零矢量期间，桥臂对角线的两只开关管（如上管和上管，或下管和下管）同时导通，施加在谐振腔上的电压差为0V 。根据傅里叶级数展开，移相后施加在谐振网络上的基波交流激励电压（Vab,1）的幅值将被数学函数严格调制：
∣Vab,1∣=π4Vinsin(2ϕ)
通过减小内部移相角ϕ，基波激励电压幅值下降。即使相A的等效交流阻抗（Zin）因为容差而偏低，通过人为降低施加在其上的有效电压（Vab,1），其吸收的初级谐振电流（Ir = Vab,1 / Zin）也会被强行压制，直至与其他相恢复绝对平衡 。这种混合控制架构使得PFM与PSM在控制矩阵上完全正交解耦：PFM负责全局调压，PSM独立负责微观削峰均流，完美解决了大功率并联的基础控制悖论 。
6. 精密数字均流的极致探索：算法死区时间微调补偿
虽然PSM相位辅助控制能够在宏观上大幅修正功率失衡，但在实际的SiC MOSFET高频电路应用中，大范围的内部移相操作会导致初级侧开关管在某些负载区间内丢失ZVS条件，或者引发环流损耗的急剧增加 。对于大容量10kW+的严苛系统，不仅要求均流，还要求必须维持系统最高的转换效率。为了实现“并联路数不均衡度控制在 2% 以内”这一终极设计目标，实战中最为高阶且对软开关影响最小的技术是：算法级的死区时间（Dead-Time）微幅补偿与偏移调节 。
6.1 死区时间的功率传递效应
在教科书级别的LLC理论中，死区时间（tdt）仅仅是为了防止同一桥臂上下两只MOSFET发生穿通（Shoot-through）而设置的安全保护间隔 。ZVS的达成条件要求死区时间必须足够长，使得变压器励磁电流（Im）能够完全抽干即将开通的SiC MOSFET的输出电容（Coss），并充满即将关断的管子的Coss 。
但在实际的微观能量传递模型中，开关周期（Tsw）由有效的谐振导通时间（To）和两倍的死区时间组成，即 Tsw=To+2tdt 。在开关频率（fs = 1/Tsw）被外环锁定的情况下，死区时间实际上侵占了谐振网络向副边传递能量的有效窗口期 。增大某一个半个周期的死区时间，等同于对变压器的有效施加电压进行了极其微弱的“削角”操作 。
6.2 利用高分辨PWM（HR-PWM）的亚纳秒级微调算法
利用这一微观效应，DSP可以在完全不改变宏观相移角的情况下，通过皮秒（Picosecond）级的高分辨率脉宽调制外设（如TI的HRPWM或Infineon的XDPP1100中具备78.125ps精度的模块），对各相的死区时间进行不对称微调 。
例如，当均流算法检测到相B的输出电流较平均值高出2.5%时，补偿算法不直接修改其导通脉宽，而是选择将其下降沿与上升沿之间的死区时间参数在安全阈值内（保证ZVS）延长若干纳秒（ns） 。
死区时间的微幅延长导致了相B输入到谐振腔的基波电压出现万分之几的幅值收缩 。
这一改变对整个谐振腔而言形同一次微弱的阻抗阻尼调节。
更重要的是，由于前文提及的SiC MOSFET存在阈值电压（Vgs(th)）的负温度系数（随着温度升高，器件倾向于更早导通、更晚关断），过载发热的相B实际上由于内部热漂移，其有效导通死区正面临被“吃掉”的风险 。此时，DSP算法指令死区时间的延长，不仅在电学上起到了削减功率输出的作用，在热力学和器件物理层面，更是直接补偿了高温引起的死区压缩，避免了可能发生的局部硬开关或直通灾难 。
通过这种在DSP内部闭环实现的动态死区微调补偿技术，无需增加任何外围损耗性元器件，仅通过软件寄存器的精密重载，就能够实现极其平滑且无损的电流校正，是确保10kW以上SiC LLC系统均衡度收敛至2%以内的杀手锏 。
7. 均流控制环路的实战设计：检测、同步与切相策略
基于PFM、PSM及死区微调的数字化均流算法要在工业级DSP中落地，需要在硬件检测网络与固件架构上进行系统化设计 。单纯的控制理论必须依靠高信噪比的反馈链路支撑 。
7.1 原边谐振电流检测的优越性
在传统的均流电源中，开发者常常利用直流输出侧的霍尔传感器或分流器来测量各相电流 。然而，对于高频交错LLC变换器而言，在副边检测具有巨大的迟滞性 。交错并联的副边经过全波或半波整流后，高频纹波被滤波电容平滑，此时提取的直流电流无法实时反映谐振腔内由于阻抗瞬态突变引发的基波电流不平衡 。
研发团队的高阶设计建议是：必须通过高频电流互感器（CT）或原边隔离采样芯片，直接检测各相的原边谐振电流（Primary Resonant Current, Ipri） 。
原边电流是谐振腔阻抗状态与传递功率的最直接表征 。
通过将原边电流送入DSP的片内高速ADC（Analog-to-Digital Converter），配合硬件数字滤波器或过采样技术，控制器可以实时解析出每一相电流的有效值（RMS）或包络面积 。
原边检测同时提供了极其快速的逐周期过流保护（Cycle-by-cycle OCP）手段，有效防止磁饱和引发的炸机事故 。
7.2 数字均流环路的固件架构（DSP Loop Architecture）
基于检测到的原边电流，DSP内部的固件执行一个多维嵌套环路架构 ：
外环（电压环）： 执行频率控制（PFM）。对总线电压采样后进行PI/PR计算，刷新系统的全局周期寄存器（Period Register），锁定所有相的开关频率。
中环（宏观均流环）： 执行相位偏移控制（PSM）。分别计算各相原边电流有效值与系统平均电流的差值 ΔI。以此差值驱动一个慢速PI调节器，输出补偿相位 Δϕ。更新对应相PWM外设的相位控制寄存器（Phase Register），进行宏观载荷调节。
内环（微观均流与安全环）： 执行动态死区时间微调（Adaptive Dead-time）。结合设备预设的SiC MOSFET参数（如基本半导体B3M010C075Z在不同温度下的Vgs(th)曲线与Coss参数）与此时的 ΔI，在保证最小ZVS死区的下限之上，向过载相的上升沿/下降沿死区寄存器（Rising/Falling Edge Delay Register）中叠加数个时钟周期的延迟，进行功率抹平与热补偿。
7.3 同步整流（SR）的协同匹配与轻载切相
在实施了原边的移相或死区微调后，由于原边能量注入时间发生改变，副边流过同步整流管（SR MOSFET）的电流脉宽也会随之畸变 。在10kW的变换器中，SR的误触发会导致极其严重的电荷倒灌和硬开关损耗 。因此，数字控制算法不仅要调整原边驱动，还必须将补偿后的时序同步映射到副边SR的关断边沿调整中，或者利用内置Vds压降检测机制的专用SR驱动芯片（如NCP4390）来自适应关断，以消除容差引发的反向恢复风暴 。
此外，数字化架构释放了多相并联的最大优势：智能切相（Phase-Shedding） 。当系统检测到总负载电流下降至特定阈值（例如20%或30%标称功率）时，固件会平滑地关闭其中一相或两相的所有驱动信号。因为各相之间的均流并非依靠硬件强行耦合，关闭一相不会对剩余相的独立谐振造成任何磁性干扰 。未关断的相将立刻承接剩余负载，使其工作点重新回到高效的谐振峰值附近。这种智能切相策略彻底消除了轻载下多余相的磁损与环流损耗，使得10kW系统的极轻载效率仍能逼近峰值效率 。
8. 基于基本半导体（BASiC）器件的 10kW+ 实战设计导则
将上述繁复的算法落地于大功率硬件产品，关键在于半导体功率器件的选型与利用 。针对10kW以上的应用场景（诸如高压充电桩、储能逆变器），选用基本半导体（BASiC Semiconductor）等高性能SiC MOSFET，将为数字补偿控制提供强大的物理支撑 。实战设计应重点遵循以下建议：
充分利用极低Coss拓宽微调范围： 基本半导体的B3M010C075Z（750V, 10mΩ）或B3M006C120Y（1200V, 6mΩ）等型号具备卓越的开关特性，其输出电容Coss分别仅为370pF和500pF 。如此微小的节点电容使得全桥节点电压的翻转极其迅速。在进行死区时间微调以实现2%不均衡度目标的算法控制时，低Coss使得系统所需的基底ZVS死区时间大大缩短。这赋予了DSP控制回路更广阔的线性调节空间：算法可以在不对开关频率产生宏观影响的情况下，灵活伸缩死区时间而不必担心频繁落入硬开关禁区 。
利用Kelvin Source封装消除共源极干扰： 精准的死区控制与移相控制对于亚纳秒级的信号抖动零容忍 。高功率系统中的寄生电感（特别是在传统三脚封装下的源极寄生电感）会在di/dt变换期间产生极大的地弹噪声，彻底破坏数字控制器的精细脉宽指令 。基本半导体的B3M系列均采用了TO-247-4（或TO-247PLUS-4）封装，内部引出了独立的开尔文源极（Kelvin Source, Pin 3） 。这种封装在物理回路上将大电流主干道与微弱的栅极驱动返回路径彻底隔离，消除了共源极反馈，使得DSP输出的高分辨率死区微调指令能够被功率管完美执行，从而确保均流控制响应的绝对线性与一致性。
掌握温度系数，构建自适应前馈热补偿： 均流控制中必须深刻理解器件参数随温度漂移的规律 。已知器件的RDS(on)随温度具有正温度系数（例如从25°C的10mΩ上升至175°C的12.5mΩ [33]），而阈值电压VGS(th)具有负温度系数（从2.7V降至1.9V ）。由于基本半导体的SiC模块大多采用了银烧结（Silver Sintering）工艺，极大降低了结壳热阻（Rth(j−c)低至0.20 K/W [33]），器件产热能够被极速传导至散热器。虽然这有利于降低结温，但在共用散热器的多相系统中，一相的过热会通过铝基板迅速“热耦合”至相邻相。因此，在DSP中，均流环路不能仅仅依赖静态偏差调节，建议通过实时监控NTC热敏电阻的网络温度，将其作为前馈变量引入死区时间算法中 [35, 36, 57]。针对高温带来的VGS(th)降低，算法需提前微秒级增加死区补偿，以维持稳健的2%均流精度，彻底阻断热流导致的高频失控。
9. 结论
在追求极致效率与功率密度的当今电力电子领域，10kW以上的多相交错并联LLC谐振变换器代表了能源转换架构的巅峰。然而，谐振腔天然对无源元件容差极其敏感的物理属性，构成了多相系统在功率均衡及热管理上的巨大挑战。
本报告详尽论证了，在这一挑战面前，传统的依赖硬件对称性、共电感或共电容的无源阻抗匹配技术已难以适应现代超高频、高压SiC MOSFET的需求，其不仅导致体积冗余，更加剧了系统无法切相、副边失衡等二次衍生故障。
破局的关键在于进行系统架构的数字化升维。通过在高性能DSP控制中引入“以原边谐振电流检测为核心，以全局PFM调频稳压为外环，辅以单相PSM移相微调与死区时间亚纳秒级偏移补偿的内部双重均流算法”，工程师可以彻底接管变换器的微观能量注入过程。结合基本半导体（BASiC Semiconductor）先进的低输出电容、开尔文源极封装的SiC功率器件，这种深度解耦的数字化补偿方案能够动态抵消任何由元件偏差或高温漂移引发的阻抗失配，确保多相并联系统的路数不均衡度稳定控制在严苛的2%标准以内。这不仅使得变换器在全负载区间内保持坚若磐石的热平衡，更保障了系统在面临严酷极端工况下的极致效率与绝对安全。
审核编辑 黄宇