界面效应各种半导体器件的物理基础
集成电路中常用的有源器件有 npn和pnp双极型晶体管、NMOS和 PMOS场效应晶体管、肖特基金属栅场效应晶体管、pn结二极管和金属半导体肖特基接触二极管等。虽然这些器件的具体结构、所用材料、制造工艺和电学特性十分不同，但在它们工作原理的深处有一个共同的基础物理效应，那就是界面效应。图3.1为各种半导体微电子器件中常用的3种基本结构金属半导体接触、pn结、金属/介质/半导体结构界面示意图。
所有电子器件的功能,都是由电子运动变化实现的。如同其他物质运动一样，可以想象，电子在均匀金属与半导体等固体材料中的运动，通常也是均匀运动。但在界面及其附近区域，如金属与半导体界面、p型与n型半导体界面、金属与介质界面、介质与半导体界面等，电子运动将会发生显著变化。正是由于这些不同物质在界面处的不连续性，可以形成不同结构、不同功能的电子器件。
界面两侧电子的能量状态不同，必然导致界面两侧电子交换、空间电荷区产生、界面势垒形成等物理效应。
在半导体器件技术发展中,最重要的界面物理效应是金属半导体肖特基接触势垒效应、Pn结势全效应、金属/介质/半导体表面场效应。分析这些不同界面效应中的物理机制与电子运动规律,可以看到它们既有各自不同特点,又有某些共同之处。正是在对半导体各种界面效应深入研究过程中,人们逐步发明和发展了多种多样的二极管、晶体管等半导体分立器件,以及功能各异、集成度越来越高、速度越来越快的集成电路。以下各节将对这些界面效应及其相应半导体器件的原理、特性和应用,分别进行讨论与分析。
金属半导体接触(可简称金半接触)研究历史悠久,金半接触二极管是最先获得应用的半导体器件[1]。早在1874年F.Braun在研究金属(水银)与晶态半导体(硫化铜、硫化铁)接触的电学特性时,就发现了整流效应,即电流大小依赖于外加电压极性。20世纪初已开始研制出各种金属半导体点接触二极管整流器。20年代金半点接触二极管就已经作为检波器件,应用于无线电广播接收机。随着锗和硅单晶材料技术进步，出现了金属与锗、硅的点接触二极管。在第二次世界大战期间,金半点接触二极管作为微波信号检波器在雷达探测技术中得到应用。在这些早期半导体器件发展过程中，一些物理学家研究和提出了金属半导体接触整流效应理论模型。在固体能带理论基础上，德国物理学家肖特基于1938年提出,金半接触的非对称导电机制在于界面附近空间电荷形成的电子势垒。由此人们把这种电子势垒称为肖特基势垒,把具有单向导电特性的金属半导体接触称为肖特基接触[2]。
由肖特基接触势垒构成的器件，在硅和化合物半导体器件技术中有许多应用。但在集成电路等各种器件中应用更为普遍的,是用AL、Cu、W、Ti等金属形成的具有低电阻双向导电的欧姆接触。有多种方法和技术可以形成金属半导体接触。例如,在硅等半导体的清洁表面上溅射或蒸发淀积一层金属,即可形成金半接触。不仅各种金属与半导体可以形成性能不同的金半接触,许多导电金属化合物,如金属硅化物、金属氮化物,也可与半导体形成欧姆接触或肖特基接触。特别需要强调的是,在各种分立器件和集成电路中,PtSi、WSiz、TiSiz、CoSiz、NiSi等金属硅化物,是形成优良欧姆接触和肖特基接触的重要材料[3]。下面讨论分析的有关金属和金半接触的各种特性,都包括金属化合物。
3.2.1 金属的电子功函数
为什么金半接触界面上会产生肖特基势垒呢?最基本且较易理解的原因,是由于金属和半导体内的电子能量状态和功函数不同。图3.2显示相互独立的金属和半导体的电子能带结构与电子功函数的含义。金属的价电子能带通常为半满的导带，电子位于费米能级(EEm)附近及以下。金属价电子相对9X一个个金属原子来说,它们是"自由"的,可以在整个金属晶体各个原子之间作共有化运动,在外加电场下可输运电流。但相对真空中的自由电子来说,它们又是束缚电子，被整个金属所束缚,即束缚在金属晶体的势阱中。金属电子如果要脱离金属的束缚成为自由电子,应具有足够的能量,必须做功才能逃逸出金属到达真空。如果电子速度为零的真空电子能量状态定义为真空能级(E。)则金属费米能级Erm与电子真空能级E。之间的势能差值,就被称为金属的电子功函数,有时也被称为电子脱出功,常用Wm表示，
其中,q为电子电荷,各种金属清洁表面的功函数在2~6eV范围。例如,铝的功函数为4.25eV,即金属铝表面电子如果具有等于或超过4.25eV的能量,就可能发射至真空,成为自由电子。真空能级E。以上自由电子能量状态是连续的。实际测量得到的金属功函数数值与价电子状态、晶向、表面清洁度等因素有关。图3.3显示在真空中清洁表面上测得的各种金属电子功函数与原子序数存在周期性变化关系。
电子功函数的概念对于许多技术应用很重要。例如,阴极的电子发射电流大小取决于功函数值,热电子发射电流密度j随温度的变化遵循与功函数有关的指数规律:
因此,总是选择功函数小的材料作为显像管、电子显微镜等真空电子器件中的阴极。为提高阴极电子发射效率，还常在阴极表面淀积可降低功函数的涂层。
3.2.2 半导体的电子功函数与亲合能
如图3.2所示，半导体的功函数W。应定义为真空能级与半导体费米能级Ee之差，
半导体的费米能级E。通常位于禁带中间,而且随杂质种类及浓度变化,因此，半导体材料的功函数也随其掺杂元素及浓度变化。但一种特定半导体材料的导带底(Ec)是不变的,它与真空能级E0的能量差为一固定值,称为半导体的电子亲合能,表示为qX,即
3.2.3金属/半导体接触电势差与肖特基势垒
两种不同材料的功函数一般是不相等的,当它们接触时，界面上就会发生电子交换,形成接触电势差。金属和半导体两者紧密接触后,通过电子交换,就会在界面形成金半接触势垒。以图3.2所示金属和半导体两种材料为例,说明金半接触势垒的形成原因。图3.2所示半导体为n型,其功函数小于金属,半导体导带电子能量高于金属费米能级附近的电子能量。
图3.4显示金属和半导体接触后的能带变化和肖特基势垒形成,下面分析其原因。当两者接触形成统一电子体系时，界面两侧的电子就可能越过界面,进入另一侧。按照电子具有占据尽量低能态的规律,在Wm>W。条件下，半导体电子越过界面进入金属的几率将高于相反方向的电子运动。这将破坏接触前各自的电中性状态，导致金属表面呈现负电荷(Qm),半导体一侧呈现正电荷(Q。)。界面两侧所带电荷极性相反、数量相等,整个系统仍保持电中性,即Qm+Q。=0。由于金属的能态密度高,可以认为由半导体过来的电子完全集中在金属表面。在n型半导体一侧则显著不同,界面附近的正电荷通常是由电子离开后,局域化的电离施主杂质构成的。由于半导体内杂质浓度的限制，与金属表面电子负电荷相等数量的电离施主正电荷,将分布在界面附近一定区域内，即在界面半导体一侧形成空间电荷区。这个区域也常称为耗尽区,因为其中电子浓度远低于离化施主浓度，即电子被耗尽。
在图3.4的例子中，界面电子交换使金属一侧电势降低、半导体一侧电势升高,也就是形成了接触电势差,而且电势的变化主要发生在半导体空间电荷区内。电势变化将完全补偿原来费米能级的差异，使金属和半导体两侧达到平衡状态，电子净流动停止，形成统一的费米能级EF。界面两侧电子交换形成的接触电势差，由两者与真空能级E。的差值决定，即取决于金属和半导体的功函数差值，
从上面的讨论可以看到,金属和半导体接触界面是一个与两侧都不同的特殊区域,两侧的物理性质差别导致形成电子势垒。正是这种势垒将控制金半接触的导电性能，使其具有一极管整流特性。金半接触势垒对导电性能的影响取决于势垒的高度及宽度。金属与n型半导体的势垒高度，由前者的功函数和后者的电子亲合能之差值决定,如(3.7)式所示。栅全宽度则取决于半导体耗尽层宽度，由掺杂浓度决定。如果势垒高度很低，与热运动能kT相近,则界面两侧电子将可能有足够能量越过势垒，对载流子阻挡作用较小。或者如果势垒宽度很薄,金半接触势垒的阻挡作用也会消失。当半导体掺杂浓度非常高,就会产生很窄的耗尽层,即势垒宽度很薄，在这种情况下，即便势垒很高,电子也会由于量子隧穿效应能够直接穿透界面,形成导电电流。这两种极端情况形成的金半界面具有欧姆接触特性,即线性双向导电。当半导体的掺杂浓度较低，且与金属形成的势垒高度q中e>>kT，则金半接触势垒将决定导电极性和电流大小。这就是典型的肖特基势垒接触。具有肖特基势垒的金半接触在外接电源时，将显示单向导电整流特性,形成的二极管就被称为肖特基势垒二极管,常简称为"SBD"(Schottky barrier diode)。
金属与p型半导体也可能形成肖特基势垒接触,以图3.2的同一金属为例说明。对于p型半导体，其费米能级将位于靠近价带顶的禁带中。这时半导体的电子功函数将大于金属的功函数，W。>Wm。因此,两者紧密接触后,界面电子交换将导致在金属一侧聚积正电荷，p型半导体一侧形成负电荷空间电荷区，从而造成由金属界面至半导体内部的电势分布，半导体界面附近的能带将向下弯曲,形成阻挡空穴越过界面的能量势垒。对于理想金半接触,同一种金属和同一种半导体(如硅),在n型衬底上的势垒高度(g中s)与p型衬底上的势垒高度(g.B)之和,应正好等于该半导体的禁带宽度(E。)。所以，金属与p型半导体的势垒高度可表示为
早期研究者曾认为,对于口型半导体,如果金属功函数小于半导体功函数,即WI。两者接触时电子将从金属流向半导体,在半导体表面形成负的空间电荷区,这里的能浓度会比体内高,因而是高电导区域。这种金半界面层可称为反阻挡层,形成欧姆接触浓度会比体内差金属功函数大于半导体功函数、即W。Wy者接触时也会形成反挡界面层,具有优良欧姆接触特性。这时在半导体界面层的空型金/属和高,因而是高电导区域。图3.5为按照这种功函数差值模型,设想的4种不同类型金属和半导体接触界南层能带结构示意图，推测在界面上既可能形成阻挡载流子运动的势垒层，也可能形成反阳售层。但是,由于界面能级"钉扎"效应(详见3.2.4节),金半接触势并非完全由两者功函数决定,界面总是存在势垒,不能形成反阻挡层。近年在纳米CMOS及其他超高频半导体器件制流技术中,如何降低品体管源漏区接触电阻,已成为关键难题之一,如果能找到某种金属与半导体材料组合,或借助某种工艺,形成高电导界面接触,则将成为金半接触技术的重要突破。
以上是关于金半接触性能的理想简化模型，常被称为肖特基模型。根据这一模型，半导体与金属形成的接触导电特性,完全取决于两者功函数差值变化。但是，大量实际测量得到的金半接触势垒高度数据,与(3.7)式计算所得不同,即势垒高度并不按q(中m一X)的关系随金属功函数变化。虽然金属功函数差别很大(见图3.3)，但它们与半导体的实测接触势垒高度差别却小得多。这说明必然有其他因素对金半接触势垒的形成及其高度有显著影响。1947年美国贝尔实验室的物理学家巴丁(J.Bardeen)，在探索半导体晶体管的过程中，根据许多实验结果,提出了表面态模型[，更好地说明了金半接触势垒的形成机制。
3.2.4 半导体表面与界面
半导体与其他固体材料的物理和化学性质是由它们的晶体结构决定的。半导体晶体内部原子的周期性排列及其形成的周期性电势场决定了半导体的电子能带结构。表面是晶格三维周期性终止之处，表面原子有未能与其他原子结合的悬挂化学键。因而表面的电子能量状态应该与内部有所不同,在禁带内可能产生只存在于表面的局域化电子能量状态，即表面能级,或称表面态。图3.6显示硅晶体表面原子与内部原子价键结构的不同。体内的原子通过相邻原子的两个电子结合形成共价键,表面上的相邻原子之间也可组成共价键,但表面原子在体外一侧的电子则成为未饱和的悬挂键。这种不完整的键可以接受一个电子形成饱和键。因此,与悬挂键相对应的表面能级是受主能态。表面电子能级概念是由苏联物理学家塔姆(IETamm，1885一1971)在1933年首先提出的,故也曾被称为塔姆能级。有关硅等共价键半导体的悬挂键表面态理论最早由肖克菜(W.Shockley)提出。表面态在禁带中间有一定分布,能级密度与晶向及表面结构等有关,通常可以看成是连续变化的。
实际的半导体晶体表面上常存在各种吸附杂质、缺陷和介质层。例如,硅表面总会有一薄氧化硅层,真正的表面实际上处于界面。因此,也常用界面能级(或称界面态)描述界面电子状态。除了上述与悬挂键有关的电子能态外,界面上的杂质、缺陷也会在表面禁带中形成电子能级,有施主型的,也有受主型的,即表面能级可能发射电子，也可能接受电子。半导体的表面或界面可以与半导体内部交换电子或空穴。由于这种电荷交换,即便没有金属接触，半导体表面与体内之间也可能形成一定电势差。例如,如果n型半导体内部的导带电子运动至表面,占据能量较低的禁带内表面能级,则可使表面带负电,而在半导体内留下施主杂质离子正电荷。表面以内就会形成空间电荷区和相应的电场。这导致能带在空间电荷区内向上弯曲,在热平衡条件下,表面与内部形成统一费米能级和表面势垒。这说明即使未和金属接触,半导体表面也会形成电子势垒或空穴势垒。
在与金属接触时，界面电子能态将与金属功函数,共同对金半接触肖特基势垒的形成作贡献。图3.7就是考虑半导体表面电子态影响后,金半接触肖特基势垒形成的示意图。图3.7中半导体表面禁带内的短划线代表表面能级(也可称为界面能级),其中，q定义为表面中性费米能级或中性能级,用以描述表面的电荷状态。如果电子填满q。以下的全部表面能级,则表面是电中性的;当电子填充低于q时,表面将带正电;当电子填充超过9时,则表面带负电。处于金属与半导体之间的表面能级,和两者都可能交换电子。图3.7中金属与半导体之间有一超薄介质层,这是因为在淀积金属时,硅等半导体表面往往有厚度为0.1~1 nm的薄氧化层覆盖。由于量子隧穿效应,这层超薄介质对电子运动影响较小。
图3.7显示金属、n型半导体表面与内部3个部分通过电子交换达到热平衡后的能带图。如果金属、半导体表面和内部耗尽区的电荷量分别用Qm、Q:、Qa代表,按热平衡状态下的电中性要求,则Qm十Qi十Qa=0。图3.7中的统-费米能级在表面中性能级g。之下，表明表面带正电，这是由于部分表面能级上的电子转移到金属。这说明与没有表面能级时相比，对于同样金半接触，半导体耗尽区的正电荷将减少，因而半导体耗尽区宽度与势垒高度都相应变小。可见金半接触势垒的形成,除前面讨论的两者功函数外,还受表面电子态的影响，其程度取决于表面能级密度。如果表面能级密度很高,体内导带电子会填充这些表面能级，填充的最高能级将接近表面中性能级9.o。高密度表面能级与金属交换电子后，其填充水平也将保持在中性能级g。附近。达到热平衡状态后，半导体表面空间电荷区内的接触电势差，将决定于半导体体内费米能级与表面中性费米能级之差，
通常q是以价带顶基点量度的,因此，肖特基势垒高度将由下式决定:
在表面能级密度很高的情况下,半导体表面费米能级位置和表面势垒高度都主要由表面电子能态决定,而与金属功函数及半导体掺杂浓度的相关性显著减小。这种现象被称为费能级有扎效应(pinning elfiect)。这一效应在肖特基势垒形成及 M(OS等器件性能中有着重要作用。
以上讨论说明,肖特基势垒高度对半导体表面或界面状态十分敏感,因而应与半导体表面晶向、清洗工艺及金属接触制备工艺等许多因素有关。此外,根据电学原理,电子和金属之间的镜像力作用也会使势垒高度有所降低。应用电流-电压法(I-V)、电容-电压法(CV)、光电等多种物理测试技术,可以获得势垒高度数值。在文献资料中可以找到各种金属及金属硅化物等导体,与各种半导体接触的肖特基势垒高度数据。由于材料、制备和测试方法不同,得到的势垒高度数值往往有一定分散性。
3.2.5 金属/半导体肖特基接触的单向导电特性
金属和半导体两者接触形成的肖特基势垒，将对电子在两者之间的运动起阻挡作用。这说明接触势垒区是一个高电阻区域,而且其电阻随所加电压的极性及大小变化。由图3.8可见在不同电压条件下，金属与n型半导体肖特基接触势垒的变化情形。图3.8(a)为无外接电源时的金半接触体系能带,这时虽然界面两侧有少部分能量超过势垒高度的电子，也会越过势垒形成电子流，但在热平衡状态下，由金属到半导体与相反方向的电子流完全相等，净电流为零。当金半之间外接电源时,热平衡状态遭到破坏,电压将主要降落在高电阻的半导体表面空间电荷区,改变其势垒宽度和高度。
如果金属一侧加正电压,即V0,如图3.8(b)所示，对半导体中的电子，势垒高度将减小,由gVu降为g(V:一V)，导致更多半导体导带电子进人金属,使电子流密度增加;但对于金属中的电子,势垒高度基本上不随外加电压变化，势垒高度依旧为g中B,由金属进人半导体的电子流密度与加电压前相比应无变化,因此，将有净电流通过,即金半接触处于正向导电状态,电流密度随电压上升而增加。在V<0的反向电压下，如图3.8(c)所示,降落在空间电荷区的负电压使半导体内能带下移，空间电荷区厚度增宽,表面势垒高度增大到g(Vs:十IV|)，相应由半导体一侧越过势垒的电子流将比零电压时更小,即金半接触处于反向截止状态。在反向电压偏置下，从半导体到金属的反向电流,由从金属越过势垒进入半导体的电子流组成,其大小取决于势垒高度和温度。由于这个势垒高度不为外加电压所改变,在反向电压较高和恒定温度条件下,肖特基接触的反向电流应该不随电压变化,故称为反向饱和电流。在常温下能量大于势垒高度9中的电子数目很少，所以,反向饱和电流密度很小。
上面利用简单热发射模型,定性说明金半接触肖特基势垒的单向导电机理。通过金半接触界面势垒的电子，必须在电子浓度梯度和电场的作用下首先输运到界面,如果其能量足够高,就越过界面势垒进入金属,形成电流。电子扩散和热发射是决定肖特基势垒区域电子运动的两个相继过程。电流大小取决于两者中较弱的过程。对于金半接触电学特性的定量理论,肖特基和其他学者进行了研究,提出了扩散理论和热发射理论,后来又发展了两者相结合的综合理论等。根据金半接触理论分析,肖特基势垒二极管的电流密度J与电压V的依赖关系可以表示为
J0为饱和电流密度,它取决于肖特基势垒高度,并随温度上升显著增加。(3.15)式中A称为有效理查孙常数(effective Richardson's constant),单位为A/(K2.cm2),其数值依赖于载流子有效质量等,对n型与p型硅,其计算值分别约为112与32。(3.14)式中,n被称为理想因子,对于理想的肖特基势垒二极管,势垒高度恒定，n值等于1。但对于实际器件,由于受镜像力效应等因素影响,金半接触势垒高度随外加电压有所变化，n值通常大于1。在v大于3kT/g条件下,(3.14)式可简化为
根据(3.14)式至(3.16)式的电流/电压特性及其随温度的变化规律，从实验数据可以获得肖特基二极管的势垒高度中B和理想因子n的数值。
3.2.6 肖特基接触器件的应用以上简要介绍的金属半导体界面及接触的一些基本物理概念和肖特基势垒导电特性，对于了解微电子器件原理和发展半导体工艺技术都十分重要。肖特基势垒二极管是多数载流子器件,速度快,在分立和集成电路中都有广泛应用。不同功能的器件对肖特基势垒高度要求不同，有的器件要求高势垒，有的要求低势垒，这就需要应用不同的金属薄膜材料制备金半接触。各种不同耐压和功率的肖特基二极管在检波、整流、高速开关电源等方面有广泛应用。肖特基接触用于制造抗饱和双极型逻辑电路，可显著提高信号传输速度。利用肖特基势垒接触,在GaAs等化合物半导体材料上，制造高速金属半导体场效应晶体管(MESFET)集成电路。如何应用肖特基势垒接触特性，发展新型纳米CMOS电路也是一个受到重视的研究课题L5。
所有半导体器件都需要制备导电性能优越的欧姆接触,而且近年随着集成电路器件尺寸持续缩微,要求获得接触电阻率越来越小的金半接触。虽然按图3.5所示原理,可形成无势垒的金属和半导体接触,但在至今实际可应用的欧姆接触材料及工艺中，金半接触通常属势垒接触。在高掺杂半导体衬底上,即便可以获得欧姆接触特性，但其接触电阻率数值还是与势垒高度相关。因此,低势垒导电材料和工艺的研究与开发成为影响硅纳米集成电路技术进步的关键课题之一[6]。